고신뢰성 팬아웃패키지는 칩의 측벽 보호 구조로 칩에 가해지는 물리적 스트레스를 줄이면서 BRL(Board Level Reliability)을 약 2배 개선한 팬아웃 솔루션이다.
동시에 패터닝 좌표의 자동보정이 가능한 어댑티브 패터닝(Adaptive Patterning) 기술도 접목하면서 자표이탈(Die Drift)과 같은 팬아웃의 고질적인 기술 문제를 근원적으로 해결했다는 게 사측 설명이다. 해당 서비스가 공급되는 통신칩 기업은 공개하지 않았다.
팬아웃패키지는 반도체시장에서의 고집적·고성능화 요구로 2025년까지 약 30억달러 규모에 달할 것으로 예상된다. 현재 시점에서 향후 5년간 방열/집적 요구 수준이 높은 전력반도체(PMIC), 통신칩(RFIC), 애플리케이션프로세서(AP) 중심으로 시장 확대가 전망된다.
사측은 국내외 주요 고객사와 차세대 양산 라인의 개발 단계부터 적극 협력하면서 시장 선점에 나선다는 전략이다. 해당 고신뢰성 팬아웃 공정도 고객사의 평가 항목을 승인 받은 상태로 글로벌 고객 수요에 맞춰갈 수 있을 것으로 기대하고 있다.
팬아웃 매출 확대도 추진한다. 현재 300억원 수준에서 5년 내 5천억원 이상 달성하겠다는 게 목표다.
글로벌 시장에서 현재 4개 기업이 경쟁 중인데 수요가 빠르게 늘면서 크게 성장하고, 특히 고수준의 기술력이 요구되는 해당 부문에서 경쟁력 확보를 위한 포석을 확보했다는 게 사측 설명이다.
국내 팬아웃 PLP 신공장 건설도 진행 중이다. 특히 5G 수요 확대를 반영한 안정적인 양산체제를 구축하고 사업 경쟁력을 강화한다는 계획이다.
네패스 김태훈 전사사업개발실장은 “5G 시장 확대에 따라 칩의 안정성과 성능을 높이기 위해 RFIC, PMIC 등에 고신뢰성 패키지의 채택이 급격히 늘어날 것으로 예상된다”며 “올해 네패스는 고신뢰성 팬아웃 제품을 본격 양산하고 내년부터는 양산 능력과 비용 효율을 동시에 높인 대형 패널타입으로 팬아웃 서비스를 본격 공급할 계획”이라고 말했다.