[IT비즈뉴스 최태우 기자] 웨스턴디지털(WD)이 5세대 3D낸드 기술(BiCS5) 개발에 성공했다. 사측은 TLC/QLC 기반 설계인 BiCS5로 차세대 플래시메모리 시장에서 리더십 강화에 나선다는 전략이다.

키옥시아(Kioxia Corporation)와 공동 개발한 BiCS5는 2세대 다층 메모리 홀(multi-tier memory hole technology) 기술과 개선된 엔지니어링 프로세스, 3D낸드 셀 향상을 통해 웨이퍼간 셀 어레이의 수평 밀도를 대폭 높인 아키텍처다.

5일 사측 자료에 따르면 측면 미세화 개발과 112단 수직 메모리 기술로 BiCS5는 전 세대인 96단 BiCS4 기술 대비 웨이퍼당 40% 더 많은 비트(bit)를 저장할 수 있다. 성능도 전세대 비 50% 더 빠른 입출력(I/O) 성능을 제공한다.

현재 512기가비트(Gb) BiCS5 TLC 칩의 초도생산에 들어간 상태다. BiCS5의 본격적인 양산은 올해 하반기에 시작될 것으로 예상된다. 일본 미에현 욧카이치와 이와테현 카타카미에 위치한 공동 제조시설에서 생산될 예정이다.

스티브 팩 웨스턴디지털 메모리 기술·생산 부문 수석부사장은 “3D낸드 미세화(scaling) 방식은 데이터의 증가하는 볼륨과 속도에의 요구사항에 지속적으로 부합하는 데 있어 중요하다”며 “다층 메모리 홀 기술 개선을 통해 측면 밀도 증가와 더 많은 스토리지 레이어를 추가하면서 3D낸드 기술의 용량과 성능을 획기적으로 향상시키게 됐다”고 말했다.