최시영 파운드리 사업부장, 파운드리 포럼서 양산계획 발표
2025년 2나노 도입, 17나노 핀펫 신공정 도입

최시영 삼성전자 파운드리 사업부장(사장) [사진=삼성전자]
최시영 삼성전자 파운드리 사업부장(사장) [사진=삼성전자]

삼성 파운드리가 내년 상반기 차세대 게이트올어라운드(GAA) 기반의 3나노(nm) 반도체 양산에 들어간다. TSMC와 미세공정 주도권 경쟁을 벌이는 가운데 먼저 3나노 양산계획을 밝힌 셈이다.

삼성전자 최시영 파운드리 사업부장(사장)은 6일(미국시간) 온라인으로 열린 ‘삼성 파운드리 포럼 2021’의 기조연설자로 나서 내년 상반기 GAA 기술을 적용한 3나노 1세대, 2023년에 3나노 2세대 양산에 들어갈 것을 공식화했다. 삼성전자가 2나노 생산 계획을 공개한 것은 이번이 처음이다. 

GAA는 기존 기술(FinFET)보다 칩 면적은 줄이고 소비전력은 줄이면서 성능은 높인 차세대 신기술이다. 삼성전자는 독자 GAA 기술인 MBCFET(Multi Bridge Channel FET) 구조를 적용한 3나노 공정이 핀펫 기반 5나노 공정비 성능은 30% 높고 전력소모는 50%, 면적은 35% 줄일 수 있다고 설명했다.

TSMC가 내년께 선보일 3나노 칩은 기존 핀펫공정으로 생산된다. 삼성전자의 GAA 신기술이 TSMC와의 기술격차를 좁히는 승부수가 될 것으로 업계에서는 보고 있다. TSMC는 2나노 제품터 GAA 기술을 적용할 예정이다.

SK증권은 앞서 보고서를 내고 “GAA 기술을 통해 3나노 칩부터는 삼성전자가 TSMC 대비 기술력에서 우위를 점하게 될 것”이라며 “TSMC의 2나노 GAA는 삼성의 3나노 GAA 공정 2세대와 실질 성능이 유사할 가능성이 크다”고 분석한 바 있다.

최시영 사장은 “3나노 공정의 경우 안정적인 생산 수율을 확보하며 양산을 위한 준비가 진행 중”이라고 부연했다.

◆17나노 핀펫 신공정 개발, 응용처 확대
최시영 사장은 “비용 측면의 효율성과 응용 분야별 경쟁력을 갖춘 제품을 제공하기 위해 핀펫 기술을 지속적으로 개선하고 있다”며 핀펫 기반의 17나노 신공정 도입 계획도 발표했다.

17나노 공정은 28나노 공정비 성능은 39%, 전력효율은 49% 높고 면적은 43% 줄일 수 있다.

특히 평면 트랜지스터 기반의 28나노 이상 공정을 주로 활용하는 이미지센서, 모바일 디스플레이드라이버IC 등의 제품에도 17나노 신공정을 적용할 수 있어 다양한 응용처로의 확대할 수 있다는 게 삼성전자의 설명이다.

삼성전자는 기존 14나노 공정을 3.3V 고전압과 eMRAM 지원 등 마이크로컨트롤러(MCU)에 적용할 수 있는 다양한 옵션을 개발해 IoT, 웨어러블 기기 등으로 핀펫공정의 응용처 다변화 계획도 공개했다.

8나노 RF 플랫폼은 5G 반도체 시장에서 6GHz 이하 밀리미터웨이브(mmWave) 제품에서의 리더십을 확보한다는 계획이다.

한편 이번 포럼은 역대 파운드리 포럼 중 가장 많은 500개사, 2,000명 이상의 팹리스 고객사와 파트너들이 사전 등록하면서 관심을 끌었다.

관련기사

저작권자 © IT비즈뉴스(ITBizNews) 무단전재 및 재배포 금지