인텔, ‘IEDM 2023’서 차세대 반도체 공정 로드맵 공유

인텔이 이달 9일(현지시간)부터 13일까지 미국 샌프란시스코에서 열리는 ‘2023 국제전자소자학회(IEDM)’에서 미래 반도체 공정 로드맵을 지원하는 트랜지스터 확장 기술과 연구개발(R&D) 성과를 발표했다.

이번 행사에서 인텔 연구진은 후면 전력 공급 기술과 후면 직접 접촉 기술을 적용한 3D 적층형 상보형 금속산화물반도체(CMOS) 기술 진전을 공유했다.

후면 전력 공급을 위한 최근의 R&D 혁신을 확장하는 후면 접촉 기술과 최초로 실리콘 트랜지스터와 갈륨나이트라이드(질화갈륨/GaN) 트랜지스터를 패키징이 아닌 동일한 300mm(12인치) 웨이퍼 상에서 대규모 3D 모놀리식 방식으로 통합할 수 있음을 증명했다.

산제이 나타라잔 인텔 컴포넌트리서치그룹 총괄(수석부사장)은 “인텔이 옹스트롬 시대에 접어들며 4년 내 5개 노드 달성 이상의 공정 기술을 추구함에 따라, 끊임없는 혁신이 어느 때보다 중요해졌다”고 언급했다.

이어 “IEDM 2023에서 무어의법칙을 지속하기 위한 연구개발의 진척된 성과를 발표하며 차세대 노트북용 컴퓨팅에 더 효율적으로 전력을 공급하고 트랜지스터를 확장할 수 있는 최첨단 기술 개발 역량을 공유했다”고 전했다.

인텔 컴포넌트리서치그룹은 “트랜지스터 적층 기술과 더 많은 수의 트랜지스터에 전력을 확대 공급하고 성능을 개선하도록 향상된 후면 전력 공급 기술을 통해 엔지니어링 혁신을 지원하며, 특히 서로 다른 소재로 제작된 트랜지스터를 한 개의 웨이퍼에 통합할 수 있는 역량을 입증했다”고 밝혔다.

트랜지스터 확장을 위한 파워비아(PowerVia) 후면 전력 공급 기술과 첨단 패키징을 위한 유리 기판 및 포베로스 다이렉트(Foveros Direct) 등을 발표한 인텔은 이 공정이 10년 안에 양산 개시할 것으로 예상했다.