파네시아, PCIe 6.4/CXL 3.2 패브릭 스위치 ASIC 샘플 공개

카이스트(KAIST) 교원창업기업 파네시아가 자체 개발한 설계자산(IP)을 활용한 PCIe 6.4/CXL 3.2 패브릭 스위치 샘플을 정식 공개했다. 

업계 최초 컴퓨트익스프레스링크(CXL)의 포트-기반 라우팅(PBR) 기능을 지원하는 실리콘(ASIC)으로, 파네시아는 이달 20일(현지시간)까지 미국에서 열리는 슈퍼컴퓨팅(SC) 전시회에서 해당 스위치 샘플을 기반으로 구축한 솔루션을 선보인다.

파네시아는 “해당 스위치는 PCIe 6.4 표준과  CXL 3.2 표준을 단일 칩에서 동시에 지원하는 하이브리드 솔루션”이라며 “PCIe/CXL 이전 세대와의 하위 호환성(backward compatibility)을 갖추어 다양한 시스템 환경에서 사용가능한 점이 특징”이라고 소개했다.

특히 CXL 3.2 및 PCIe 6.4 표준 문서에 정의된 모든 기능을 부분적 구현이 아닌 ‘완전 구현(fully compliant)’ 형태로 탑재해 표준을 준수하는 모든 장치와의 상호운용성(interoperability)을 제공한다는 게 사측 설명이다.

CXL 3.2 표준을 완전히 구현한 스위치는 업계에서 최초다. PCIe 6.4 표준의 완전 구현 역시 국내에서 최초 사례로, 연결 방식의 경우에도 ▲포트-기반 라우팅 모드 ▲계층-기반 라우팅 모드(HBR) 등 다양한 라우팅 모드를 지원하는 점을 특징으로 꼽았다.

포트-기반 라우팅을 지원하는 어느 곳에서도 자동으로 사용자가 구성한 토폴로지에 맞춰 재구성돼 사용자는 데이터센터에 장착된 여러 개의 장치들이 하나의 대규모 가속기처럼 동작하도록 하는 패브릭(연결망)을 자유로운 형태로 구성할 수 있다.

스위치-대-스위치 연결을 가능하게 하는 캐스케이딩(cascading) 기능을 지원하며 CXL.cache, CXL.mem, CXL.io를 포함한 모든 CXL 서브 프로토콜을 지원함으로써 장치 간에 캐시 일관성을 보장하고 하이 팬-아웃 구조를 적용해 데이터 접근 시 평균적으로 거쳐야 하는 스위치 수를 줄여 서버 클러스터 내 데이터 접근 지연을 최소화한 점도 특징이다.

파네시아는 “이를 통해 데이터센터 구축비용(CAPEX)과 운영비용(OPEX)을 절감하면서도 추천시스템(DLRM), 대규모언어모델(LLM), 검색증강생성(RAG)과 같은 대규모 AI 응용을 고성능으로 실행할 수 있는 기반 환경을 제공한다”고 강조했다.

파네시아 정명수 대표는 “PCIe 6.4/CXL 3.2 패브릭 스위치 실리콘은 파네시아가 파트너들과 함께 AI인프라를 재정의해 나아가는 데에 있어 의미있는 이정표가 될 것”이라고 강조했다.