상단여백
HOME 임베디드 반도체·소재 포토
마이크로칩, ‘RISC-V 서밋’서 새로운 SoC FPGA 아키텍처 발표프로그래머블로직(FPGA) 장점 결합, 저전력·고효율 임베디드 설계 지원

[IT비즈뉴스 최태우 기자] 마이크로칩이 미드레인지 폴라파이어(PolarFire) FPGA 제품군을 저작권료 없는 개방형 리스크-V(RISC-V) ISA(Instruction Set Architecture) 기반의 마이크로프로세서 서브시스템과 결합한 새로운 시스템온칩(SoC) FPGA 아키텍처인 ‘폴라파이어 SoC’를 발표했다.

12월4일(현지시간)부터 6일까지 미국 캘리포니아 산타클라라에서 개최되는 ‘RISC-V 서밋(RISC-V Summit) 2018’ 현장에서 공개된 폴라파이어 SoC 아키텍처는 멀티코어 일관성 CPU 클러스터의 리눅스 플랫폼에 실시간 비대칭 멀티프로세싱(Asymmetric multiprocessing, AMP) 기능을 제공한다. 

폴라파이어(PolarFire) SoC FPGA 아키텍처 블록다이어그램

사이파이브(SiFive)와 공동으로 개발한 폴라파이어 SoC 아키텍처는 캐시, 스크래치패드(Scratchpad), 직접접근메모리(Direct access memory)로 구성 가능한 2MB L2 메모리 서브시스템이 특징으로, 이를 활용하면 온-네트워크 협응형 IoT 시스템에서 제한없이 실시간 임베디드 애플리케이션 실행이 가능하다.

폴라파이어 SoC에는 인스트럭션 트레이스, 50개의 브레이크포인트, 패시브 런타임 설정(Passive run-time configurable)이 가능한 AXI(Advanced eXtensible Interface) 버스 모니터와 FPGA 패브릭 모니터, 내장형 2채널 논리분석기인 스마트디버그(SmartDebug)를 포함하고 있다.

모든 메모리에서 SEC-DED(Single Error Correction and Double Error Detection) 기능과 피지컬 메모리 보호 기능을 지원한다. 이외에도 방어등급의 보안 부팅(Secure boot), 128Kb 플래시 부팅메모리(Flash boot memory)도 탑재됐다.

브루스 와이어(Bruce Weyer) 마이크로칩 프로그래머블 솔루션 사업부 부사장은 “폴라파이어 SoC 아키텍처는 설정 가능한 디바이스와 저전력, 보안, 신뢰성의 강력한 조합을 바탕으로 리눅스에서의 리얼타임 기능을 지원하는 점이 특징”이라고 말했다.

나비드 셰르와미(Naveed Sherwami) 사이파이브 CEO는 “맞춤형 프로그래머블 RISC-V 플랫폼인 폴라파이어 SoC 아키텍처는 개발자들이 특정 분야의 고유한 요건에 따라 새롭고도 흥미로운 방식으로 혁신적인 리눅스 기반 SoC를 설계할 수 있도록 지원한다”며 “예측 가능한 행동정보를 기반으로 개발자들에게 리얼타임 시스템 구축에 따르는 어려움을 극복할 수 있는 역량을 제공할 것”이라고 밝혔다.

최태우 기자  taewoo@itbiznews.com

<저작권자 © IT비즈뉴스-아이티비즈뉴스, 무단 전재 및 재배포 금지>

최태우 기자의 다른기사 보기
icon인기기사
여백
여백
Back to Top