고집적 16나노(nm) FPGA 공개한 자일링스, “성능·대역폭 이슈 모두 잡았다”

최태우 / 기사승인 : 2019-08-23 06:25:33
  • -
  • +
  • 인쇄
버텍스 모델 최초 16나노 모델 ‘VU19P’ 공개, 단일칩 최대 로직 집적도 실현
[source=xilinx newsroom]

[IT비즈뉴스 최태우 기자] 자일링스가 21일(미국시간) 집적도를 최대로 높인 16나노(nm) 공정의 FPGA인 버텍스(Virtex) 울트라스케일+ ‘VU19P’를 최초 공개했다.


미국 캘리포니아 팔로알토에서 열린 자일링스 이노베이션데이 현장에서 공개된 VU19P는 390억개의 트랜지스터, 다수의 I/O포트가 단일칩에 탑재됐으며 초당 최대 1.5테라비트의 메모리, 초당 최대 4.5테라비트의 트랜시버 대역폭을 지원하는 점이 특징이다. TSMC 16나노 공정이 적용됐다.


다수의 사용자 I/O를 지원하면서 유연성도 높아져 시스템온칩(SoC) 프로토타이핑 에뮬레이션은 물론 인공지능(AI)/머신러닝(ML) 알고리즘 개발에 최적화됐으며 전용 툴인 ‘비바도 디자인수트(Vivado Design Suite)’를 지원한다. 해당 모델은 내년 3분기 시장에 공급될 예정이다.


징크(Zynq), 킨텍스(Kintex) FPGA와 함께 자일링스가 보유한 제품군 중 하나인 버텍스는 통신장비, 항공/우주산업용 애플리케이션에 다수 탑재되는 모델이다. 전 세대 모델인 버텍스 VU440 대비 다이사이즈를 1.6배 확장하면서 로직 집적도를 높인 모델로 고성능/유연성 부문에서의 성능을 최대로 끌어올렸다는 게 사측 설명이다.


서밋 샤 자일링스 수석매니저는 “개발자가 ASIC이나 SoC를 적용하기 전에 VU19P를 사용하면 하드웨어 유효성 검사를 가속화하면서 소프트웨어 통합을 시작할 수 있다”며 “견고한 툴 플로우와 IP도 함께 제공되면서 활용성도 높아졌다”고 말했다.


[저작권자ⓒ IT비즈뉴스. 무단전재-재배포 금지]

  • 글자크기
  • +
  • -
  • 인쇄
뉴스댓글 >

주요기사

+

많이 본 기사

마켓인사이트

+

컴퓨팅인사이트

+

스마트카

+

PHOTO NEWS