DDR5는 DDR 메모리 기술의 판도를 바꾼 신기술이다. DDR5는 고성능을 필요로 하는 데이터 센터의 요구를 충족하도록 설계됐으며 기술의 핵심요소로는 스마트 모바일 기술, 엑사스케일 컴퓨팅 등이 있다. 

서버와 고성능 컴퓨팅 산업에서는 중앙처리장치(CPU)에 기가바이트(GB)급의 메모리가 사용된다.

이제 IoT, 100/400GBE, 5G 등과 같은 기술이 세계를 실시간으로 연결하고 하고 있으며, 비휘발성 메모리가 CPU에 더 가까이 배치되도록 스토리지 아키텍처가 개선되고 있다. 

즉, 오늘날 인공지능(AI)이나 머신러닝(ML)과 같은 신기술의 부상으로 메모리의 역할이 더욱 중요해지고 있는 셈이다.

DDR5는 표준에 맞게 정립된 전송 클럭을 사용한다. 클럭 신호가 명령 신호를 클러킹하고 스트로브 신호가 데이터를 클러킹하는 구조다. 버스는 넓고 싱글 엔디드 방식을 채택하고 있다. 

또한 서버 블레이드는 수천개의 병렬 데이터 레인을 포함할 수 있다. 읽기와 쓰기 명령은 양방향이며, 이는 읽기 데이터와 쓰기 데이터가 겹쳐진다는 것을 뜻한다. 

다른 직렬 버스 신호와 달리, 스트로브와 데이터는 유휴 상태와 함께 갑작스러운 폭증으로 통신망에 부담을 줄 수 있다. DDR5는 전 세대에 비해 훨씬 더 빠른 속도로 작동하는데, DDR5는 보통 DDR4보다 속도가 2배 이상일 것으로 알려져 있다.

즉, DDR4와는 다르게 테스트하고 검증해야 하는 여러 개의 신호 특성이 존재한다. DDR1, DDR2 및 DDR3는 최대 작동 속도가 2133MT/s에 그쳤다. 신호는 설계자들에게 타이밍과 임피던스가 문제를 유발할 수 있는 고속 전송 회선을 사용한다. 

한편, DDR4 기술의 등장과 함께 커다란 변화가 있었다. DDR4는 최대 4200MT/s에서 작동하며 고속 직렬버스로 간주된다. 아이 다이어그램 및 수신기 마스크를 사용한 데이터 유효 기간을 검증하는 것이 설계자의 핵심 작업입니다. 

그럼 “6400MT/s의 빠른 속도에서 작동하는 DDR5를 쉽게 테스트할 수 있는가”라는 의문이 여기저기에서 제기된다. DDR4 설계 단계에 사용된 테스트가 DDR5 설계 단계에도 적용되지만, 그렇지 않다면 DDR5 테스트를 위해 직렬버스에서처럼 이퀄라이제이션과 같은 기술을 사용해야 할 수도 있다.

DDR5 DRAM 송신기 특성화에서는 신호 무결성이 엔지니어에게는 큰 도전과제다. DDR5 설계 테스트와 관련하여 가장 큰 과제는 읽기 데이터와 쓰기 데이터를 분리할 수 있어야 한다는 점이다.

즉, 스트로브와 데이터 신호를 사용하거나 읽기 및 쓰기 프리앰블 패턴을 식별하는 것과 같은 기존 방법은 더 이상 적용할 수 없다.

신호 무결성이 큰 과제로 떠오르고 있어 기존 타이밍과 아이 다이어그램 테스트 외에도 새로운 테스트 파라미터가 필요할 수 있다. 이는 지터가 설계 특성화에서 중요한 요소가 될 수 있는 점을 시사한다.

특히 3600MT/s보다 더 빠른 데이터 전송 속도가 아이 닫힘을 유발할 수 있다. 즉, 작은 마진의 비트 하나하나가 중요한 셈이다.

테스트 장비를 선택할 때에는 노이즈와 지터 성능을 중요하게 고려해야 한다. 아이가 없는 경우에는 새로운 데이터 특성화 방법도 필요하다. 아이 다이어그램 측정 시 아이를 열기 위해 결정 피드백 이퀄라이제이션과 같은 이퀄라이제이션 방법이 필요할 수도 있음을 고려해야 한다.

글 : 에일리 그룸바인(Ailee Grumbine) / 전략 제품 플래너 / 키사이트테크놀로지스