IBM과 삼성전자는 수직(vertical) 트랜지스터 아키텍처를 활용한 새로운 반도체 설계디자인(VTFET)을 15일 발표했다. 

새로 공개된 설계디자인은 양사가 뉴욕 올버니 나노테크 연구단지에서 진행한 공동 연구의 결과물이다. IBM은 신규 반도체 설계를 바탕으로 나노공정을 뛰어넘는 혁신이 가능하며 기존 핀펫(finFET) 아키텍처 대비 전력 사용량을 최대 85%까지 절감할 수 있다고 강조했다.

반도체에 집적되는 트랜지스터의 수가 2년마다 두 배씩 증가한다는 무어의 법칙이 한계에 달한 현재, 점점 더 많은 트랜지스터가 한정된 면적에 포함돼야 하나 물리적인 면적 자체가 부족한 실정이다.

기존의 트랜지스터는 반도체 표면에 수평으로 배치해 전류가 측면 또는 좌우로 흐를 수 있게 설계됐다. IBM과 삼성전자는 새로운 VTFET(Vertical Transport Field Effect Transistors) 기술을 통해 칩 표면에 수직으로 트랜지스터를 쌓아 수직 또는 상하로 전류를 흐르게 하는 새로운 디자인을 구현했다.

트랜지스터의 접점을 개선해 전류 낭비를 줄이는 동시에 더 많은 전류가 흐를 수 있게 지원하면서 기존 핀펫 공정 칩 대비 2배 높은 성능을 달성하고 전력 사용량을 85% 절감할 수 있다는 게 IBM의 설명이다.

무케시 카레 IBM리서치 하이브리드클라우드·시스템 담당 부사장은 “오늘 발표한 이 기술은 기존의 관습에 도전하며, 일상과 비즈니스를 개선하고 환경에 미치는 영향을 줄이는 새로운 혁신을 제공하며 세상을 발전시키는 방법에 대해 재고하는 것을 의미한다”고 언급했다.

이어 “반도체 업계가 여러 부문에서 어려움을 겪고 있는 상황에서도 IBM과 삼성은 반도체 설계 부문에서의 혁신은 물론, 하드 테크를 추구해 나가는 데 함께 노력하고 있다는 것을 보여주고 있다”고 부연했다.

한편 IBM은 삼성이 5나노 노드에 기반한 IBM 칩을 생산할 계획도 밝혔다. 이렇게 생산된 칩은 IBM의 자체 서버 플랫폼에 적용될 예정이다. 

IBM은 앞서 2018년 7나노(nm) 칩을 삼성파운드리 공정으로 양산하고 올해 초 IBM 파워10 서버 제품에 탑재해 왔다. 올해 초 공개된 IBM 텔럼프로세서(IBM Telum Processor)도 삼성파운드리 공정이 적용된다.