지멘스EDA가 팹리스 기판 칩 패키징 스타트업 치플레츠(Chipletz)에 스마트 회로기판(Smart Substrate) 제품 개발을 위한 전자설계자동화(EDA) 툴 공급사로 선정됐다고 20일 밝혔다.
치플레츠는 지멘스의 EDA 툴을 스마트 회로기판 기술 설계·검증용으로 활용하게 된다.
다수의 IC를 Smart Substrate 기반의 패키지에 이기종 통합하는 설계·검증을 위해 지멘스 엑스페디션 제품군(Xpedition Substrate Integrator)과 패키지(Xpedition Package Designer), 캘리버 검증 툴을 도입할 예정이다.
다수의 IC를 단일 패키지에 이기종 통합하면서 인공지능(AI/ML) 워크로드와 고성능 컴퓨팅을 위한 칩 설계 구현에 집중한다는 목표다.
브라이언 블랙 치플레츠 CEO는 “우리의 비전은 첨단 패키징 기술의 개발을 통해 반도체 인패키지 기능에 혁명을 일으켜 무어의 법칙 둔화와 컴퓨팅 성능에 대한 요구 증대 간의 갭을 메우는 것”이라며 “지멘스는 우리의 요구에 이상적인 기술을 보유하고 있음을 입증하면서 툴 도입을 결정했다”고 배경을 밝혔다.
A.J.인코르바이아 지멘스디지털인더스트리소프트웨어 수석부사장은 “치플레츠 Smart Substrate 기술은 지멘스의 설계 툴을 사용, 다양한 공급사의 IC를 광범위한 시스템인패키지(SiP) 구성으로 가져와 고성능의 비용효율적인 제품을 실현할 수 있는 강력한 수단을 제공한다”고 말했다.
관련기사
- 지멘스EDA, 日 하마마츠포토닉스에 무결성 분석 솔루션 공급
- 지멘스EDA 캘리버 검증 툴, TSMC 3나노 N4P/N3E 공정기술 인증
- 키사이트, 설계·시뮬레이션 툴 ‘패스웨이브 ADS’ 업데이트
- 삼성, GAA 기반 3나노 파운드리 양산…“HPC, 모바일 SoC 등 적용 확대”
- “팹리스·스타트업 품는다”…인텔, 파운드리 에코시스템 확장
- 지멘스EDA, IC 설계 솔루션 3종 ‘TSMC N5/N4 공정기술’ 인증 획득
- 삼성, 파운드리 생태계 확장…“혁신-지능-집적도 잇는 에코시스템 강화”
- 반도체 엔지니어 주목, “DFT 자동화의 물결에 주목하라” ①
- [인사] 케이던스, 신임 CEO에 애니루드 데브간 사장 선임
- 자일링스, 전자설계자동화(EDA) 툴 ‘비바도 ML 에디션’ 출시
최태우 기자
taewoo@itbiznews.com