- 칩 베이스 비즈니스 탈피, 플랫폼 전략으로 데이터센터 시장 집중

사진은 빅터 펭(Victor Peng) 자일링스 CEO가 2018년 10월 미국 산호세에서 열린 'XDF 2018' 현장 키노트 세션에서 알비오(Alveo) 가속카드를 최초로 공개하는 모습 [IT비즈뉴스(ITBizNews) DB]
사진은 빅터 펭(Victor Peng) 자일링스 CEO가 2018년 10월 미국 산호세에서 열린 'XDF 2018' 현장 키노트 세션에서 알비오(Alveo) 가속카드를 최초로 공개하는 모습 [IT비즈뉴스(ITBizNews) DB]

[IT비즈뉴스 최태우 기자] 3년 전 빅터 펭 CEO 체제로 전환하면서 FPGA를 활용한 ‘올-프로그래머블’ 전략에서 FPGA 중심의 하드웨어(HW)와 툴셋(Vitis), OEM사와 협업을 통한 특화 어플라이언스 제품군을 확장해 온 자일링스가 올해 차세대 데이터센터 인프라에서 요구되는 다양한 기술적인 이슈를 해결하는 HW-SW-어플라이언스 포트폴리오를 강화하고 관련 시장에 적극 뛰어들 것을 분명히 했다.

단일 칩 기반 비즈니스에서 플랫폼 비즈니스로 전환을 추진한 자일링스는 그간 7나노(nm) 적응형플랫폼(ACAP)인 버샬(Versal)을 포함해 16나노 징크/버텍스 FPGA 기반의 가속카드인 알비오(Alveo), 기존 비바도수트 툴셋에서 오픈소스 생태계로 확장한 바이티스(Vitis) SW 플랫폼 등 다양한 영역에서 포트폴리오를 확장해왔다.

최근에는 솔라플레어에서 인수한 지적재산(IP)을 하나로 통합한 알비오 스마트NIC 제품군도 추가했다. 지난해에는 실시간 비디오 스트리밍 인프라 시장에 최적화된 U50/U30 알비오 가속카드를 병렬 탑재한 RT서버 레퍼런스 모델도 공개하며 영역 확대에 나서고 있다.

회사가 내세운 핵심 타겟시장은 ‘데이터센터’ 영역이다. 고성능 가속컴퓨팅 기술과 초저지연성을 담보로 하는 네트워크카드, RTL 레벨에서 컨피규레이션해야 하는 어려움으로 그간 FPGA를 쉽게 활용할 수 없었던 개발자를 위한 오픈 SW생태계를 하나로 묶은 ‘통큰 전략’을 추진하고 있다.

지난달에는 소프트웨어정의(Software-Defined) HW 가속으로 모든 기능을 오프로드할 수 있는 업계 최초의 컴포저블 스마트NIC ‘알비오 SN1000’을 공개한 바 있다. 

XCU26 FPGA와 16코어 ARM 프로세서로 구동되며 고수준의 소형 패킷 성능을 지원할 수 있도록 듀얼-QSFP 포트를 통해 10/25/100Gb/s 연결과 PCIe Gen4 인터커넥트를 제공하는 점이 특징이다. 

CPU를 거치지 않고(off-road) 지연성을 최소화하는 차세대 스마트NIC에 필요한 대역폭과 확장된 연결성을 하나의 네트워크 카드로 해결할 수 있다는 게 자일링스가 내세운 강점이다. SW로 커스텀 오프로드를 구현하거나 기존 오프로드를 확장해 타 애플리케이션을 처리할 수도 있다.

알비오 SN1000 스마트NIC [source=xilinx]
알비오 SN1000 스마트NIC [source=xilinx]

기존 칩 베이스 비즈니스에서 플랫폼 비즈니스로 전환한 점도 눈길을 끈다. FPGA를 핵심 기반으로 하는 솔루션과 기업이 HW를 개발하는 데 필요한 인적·물적 리소스를 최소화하도록 쉽게 구현할 수 있는 SW 플랫폼을 통으로(all-in-one) 제공하는 전략을 추진 중이다.

티어2, 클라우드, 하이퍼스케일 영역에 집중하면서 쌓아온 기술, 레퍼런스 모델을 활용해 엔터프라이즈 영역으로 사업을 확장하고 있다.

이달 초 기자와 온라인으로 만난 자리에서 카르틱 스리나바산 자일링스 데이터센터그룹 네트워킹·스토리지 제품 관리 디렉터는 “자일링스는 엣지데이터센터, 엔터프라이즈 영역에 집중하고 있다. 2024년 기준, 프로그래머블 NIC이 전체 시장에서 약 70%를 차지할 것으로 본다. 애널리스트들 또한 보수적으로 관련 시장을 20억달러 규모로 예측하고 있다. 자일링스에겐 기회시장인 셈”이라고 설명했다.

SW플랫폼인 바이티스와 관련된 영역도 확장하고 있다. 몬테카를로시뮬레이션(Monte Carlo simulation)에 최적화 설계된 알비오를 쉽고 확장 가능하게 사용할 수 있도록 다양한 알고리즘도 새로 개발-추가하고 있다.

앨러스테어 리차드슨 핀테크 부문 비즈니스 개발 담당은 “새로 추가되는 이들 알고리즘은 바이티스 HLS 내에서 누구나 쉽게 사용할 수 있도록 지원한다. FPGA 코드 관련 컴파일러 지사자를 줄이면서도 성능을 높일 수 있도록 쉽게 코드를 개발할 수 있는 환경을 제공하는 것이 핵심”이라며 “C/C++, 텐스플로/파이토치 등 다수의 개발자가 사용하는 친숙한 언어로 FPGA의 컴퓨팅/네트워크 가속기능을 활용할 수 있도록 지속 개선에 나서고 있다”고 부연했다.

관련기사

저작권자 © ITBizNews 무단전재 및 재배포 금지