SK하이닉스가 일본 교토에서 8일(현지시간) 개막한 ‘IEEE VLSI 심포지엄 2025’에서 차세대 D램 기술 로드맵을 공유하며 지속가능한 혁신 방향성을 제시했다.

SK하이닉스 차선용 미래기술연구원장(CTO)은 행사 3일차인 10일 ‘지속가능한 미래를 위한 D램 기술의 혁신 주도’ 주제로 발표에 나섰다. 

차 CTO는 “현재 테크 플랫폼을 적용한 미세공정은 점차 성능과 용량을 개선하기 어려운 국면에 접어들고 있다. 이를 극복하기 위해 10나노 이하에서 구조와 소재, 구성 요소의 혁신을 바탕으로 4F² VG(4F Square Vertical Gate) 플랫폼과 3D D램 기술을 준비해 기술적 한계를 돌파하겠다”고 밝혔다.

4F² VG 플랫폼은 D램의 셀 면적을 최소화하고 수직 게이트 구조를 통해 고집적·고속·저전력 D램 구현을 가능하게 하는 차세대 메모리 기술이다.

VG는 D램에서 트랜지스터의 스위치 역할을 하는 게이트(Gate)를 수직으로 세우고 그 주위를 채널이 감싸고 있는 구조를 뜻한다.

차 CTO는 4F² VG와 함께 3D D램도 차세대 D램 기술의 핵심 축으로 제시했다. 관련 업계에서는 이 기술의 제조 비용이 적층 수에 비례해 증가할 수 있다는 관측이 있으나 SK하이닉스는 기술 혁신을 통해 이를 극복하고 경쟁력을 확보하겠다는 방침을 밝혔다.

아울러 구조적 혁신을 넘어 핵심 소재와 D램 구성 요소 전반에 대한 기술 고도화를 추진해 새로운 성장 동력을 확보하고 이를 통해 향후 30년간 D램 기술 진화를 지속할 수 있는 기반을 구축하겠다는 계획도 전했다.

차 CTO는 “2010년 전후만 하더라도 D램 기술은 20나노(nm)가 한계라는 전망이 많았으나 지속적인 기술 혁신을 통해 현재에 이르게 됐다”며 “앞으로 D램 기술 개발에 참여할 젊은 엔지니어들의 이정표가 될 중장기 기술 혁신 비전을 제시하고, 업계와 함께 협력해 D램의 미래를 현실로 만들어 가겠다”고 밝혔다.

한편 행사 마지막 날인 12일에는 SK하이닉스 박주동 부사장(차세대D램 TF 담당)이 발표자로 나선다. 이 자리에서 VG와 웨이퍼 본딩 기술을 적용해 D램의 전기적 특성을 확인한 최신 연구결과도 공개할 예정이다.