지난 글에 이어 이번 글에서도 트랜지스터 설계와 첨단 로직 스케일링 구현을 위해 극복해야할 나머지 물리적인 도전과제에 대해 알아본다.

이전 기고문 확인하기
☞ 미세공정기술의 진화…로직의 지속적인 스케일링을 위한 혁신의 중요성 ①

인터페이스와 하이케이의 스케일링 동등성 회복
HKMG 모듈은 트랜지스터의 핵심이다. 이 금속 스택은 매우 복잡하며 인터페이스, 하이케이, 메탈 게이트 레이어 등 7층의 레이어를 구성할 수 있다(그림 3). 

인터페이스와 하이케이 스케일링은 트랜지스터 드라이브 전류를 증가시키는 게이트 산화물 저감에 매우 중요한 역할을 하며, 메탈 게이트는 트랜지스터가 임계 전압을 결정하는 정확한 작동을 하도록 조정된다. 

문제는 14나노(nm) 노드와 인터페이스, 하이케이 레이어가 더 높은 트랜지스터 구동 전류를 가능케 하는 다른 물리적 매개변수와 동등한 비율로 스케일링 되지 않는다는 점이다. 따라서 인터페이스와 하이케이의 스케일링 동등성을 회복하기 위해서는 새로운 혁신이 요구된다. 

각각의 신규 프로세스 모드로 침식되는 접촉점 체적
트랜지스터의 세 번째 주요 요소는 트랜지스터 소스/드레인 저항 모듈이다. 공정이 축소될 때마다 트랜지스터 접촉 면적은 노드당 약 25% 감소됐다. 

면적이 줄어들면 저항이 발생하며, 이 주요 원인은 금속 접점과 실리콘 트랜지스터 사이의 계면 저항과 소스/드레인 부위의 외부 저항이다(그림 4). 계면 저항, 외부 소스/드레인 저항을 완화하려면 새로운 재료와 여러 공정 단계에서 공정 최적화를 진행해야 한다.

게이트올어라운드(GAA) 트랜지스터를 위한 초석
핀펫 핀은 감당할 수 없을 정도로 길이가 길고 폭이 좁아지고 있다. 프로세스가 새롭게 축소될 때마다 핀 너비를 제어하는 일은 더욱 어려워지고 있다. 

이는 임계 전압의 변동성을 높여 소자 성능을 저해한다. 업계는 실리콘 핀이 측면으로 90도 회전해 레이어 케이크처럼 적층되는 ‘GAA(Gate-All-Around)’라는 새로운 아키텍처 구현을 위해 빠르게 움직이고 있다(그림 5).

GAA 트랜지스터는 전통적 리소그래피와 에칭 기반 제어 방법을 대체해 핀의 변동성을 해결하기 위한 새로운 방법을 제공한다. 에피택시(epitaxy)와 선택적(selective) 제거 기술을 대신 사용하는 것은 매우 정밀한 핀 너비 통제를 가능케 한다. 

GAA 아키텍처는 성능 측면에서 변동성을 낮추는 한편, 게이트 길이의 스케일링을 가능하게 해 구동 전류를 10%에서 15%까지 증대한다. 어플라이드머티어리얼즈는 선택적 에칭, 전자빔 계측과 같은 기술과 신소재를 조합해 이를 구현하는 데 성공했다.

글: 마이크 샤지끄(Mike Chudzik) / 신사업그룹 / 어플라이드머티어리얼즈(AMAT)