업계 최소 크기·두께, 하반기 QLC 9세대 V낸드 양산 예정
삼성전자가 1Tb TLC 9세대 V낸드 양산을 시작했다. 업계 최소 크기 셀과 최소 몰드 두께를 구현한 1Tb TLC 9세대 V낸드는 전세대 보다 비트 밀도(Bit Density)가 약 1.5배 증가했다고 삼성전자는 소개했다.
더미 채널 홀(Dummy Channel Hole) 제거 기술로 셀의 평면적을 줄였고, 셀의 크기를 줄이면서 생기는 간섭 현상을 제어하기 위해 셀 간섭 회피 기술과 셀 수명 연장 기술을 적용해 제품 신뢰성도 높였다.
삼성전자는 “9세대 V낸드는 더블 스택 구조로 구현할 수 있는 최고 단수 제품”이라며 “채널 홀 에칭(Channel Hole Etching) 기술을 통해 한 번에 업계 최대 단수를 뚫는 공정 혁신을 이뤄 생산성도 향상됐다”고 밝혔다.
채널 홀 에칭은 몰드층을 순차 적층한 다음 한 번에 전자가 이동하는 홀(채널 홀)을 만드는 기술이다. 적층 단수가 높아져 한 번에 많이 뚫을수록 생산효율이 증가하기 때문에 고도화가 요구되는 기술로 꼽힌다.
9세대 V낸드는 차세대 낸드플래시 인터페이스(Toggle 5.1)가 적용돼 전세대비 33% 향상된 최대 3.2Gbps의 데이터 입출력 속도를 지원한다. 저전력 설계로 소비전력 또한 전세대비 10% 개선됐다.
삼성전자는 올 하반기 QLC 9세대 V낸드도 양산에 돌입하고 고용량·고성능 낸드플래시 개발에 집중하며 고성능 SSD 시장을 확대해 낸드플래시 기술 리더십을 공고히 할 계획이다.
삼성전자 메모리사업부 Flash개발실장 허성회 부사장은 “낸드플래시 제품의 세대가 진화할수록 고용량·고성능 제품에 대한 고객의 니즈가 높아지고 있어 극한의 기술 혁신을 통해 생산성과 제품 경쟁력을 높였다”며, “9세대 V낸드를 통해 AI 시대에 대응하는 초고속·초고용량 SSD 시장을 선도해 나갈 것”이라고 밝혔다.
관련기사
- 팹리스 그로크(Groq) 1세대 LPU, 유럽 AI컴퓨팅센터에 탑재된다
- SK하이닉스, TSMC와 MOU…“6세대 HBM 2026년 양산 예정”
- 마이크론, 美 정부 보조금 60억 달러 이상 받는다…이르면 내주 발표
- 美, TSMC에 총 116억 달러 지원…삼성 지원 규모도 내주 공개될 듯
- 반도체 산업계가 꼽은 매출 주도 핵심영역은 ‘자동차’
- 과기정통부, EU와 반도체 연구 협력…EU집행위와 공동연구 착수
- SEMI “2025년 12인치 팹 장비 투자액 1천억 달러 상회”
- SK하이닉스, ‘GTC 2024’ 현장서 PCIe 5세대 SSD 신제품 공개
- EVG, 피엠티와 마스크리스 노광 시스템 공급계약 체결
- 지난해 반도체 매출 11% 줄었다…“메모리반도체, 사상 최악의 해”